Отправлено дядя Федя aka yes 15 января 2001 г. 11:24 В ответ на: Ответ: В статье речь идет о синтезе ASIC, в FPGA всё проще и я думаю различия результатов синтеза будут незначительными отправлено Игорь 12 января 2001 г. 20:08

что из пяти VHDL пользователей - ни один не написал синтезируемую модель

а 8 из 9 Verilog пользователей - довели до более-менее результата

правда модель победителя (приводимая в статье) _НЕ_СИНТЕЗИРУЕМА_ по крайней мере по науке :-) не должна

а в этих средствах - все-равно ASIC или FPGA - разница только в библиотеке