Отправлено Константин 26 января 2001 г. 10:36 В ответ на: просветите по механизмам отладки в VHDL (в продолжение вопросов VHDL vs Verilog и присваивания с задержками) отправлено дядя Федя aka yes 25 января 2001 г. 15:30

На мой взгляд, пользоваться симулятором без
графической оболочки не очень удобно. Но,
вероятно, он имеет систему команд,вводимых
с консоли, или из файла, заставляющих его
записывать изменения назначенных сигналов
в файл.
Симуляторы с оболочкой,вроде Modelsim,
позволяют после компиляции и загрузки проекта
походить по дереву модели и выбрать сигналы
для отображения в виде временных диаграмм,вывода
в файл, мониторинга текущих значений на экране.
Поддерживается отладка моделей с пошаговым
исполнением и точками останова. Есть SDK для
связи с программами на С.