Отправлено Burger 05 ноября 2002 г. 11:25 В ответ на: Ограничения пользования PLL в APEX-ах отправлено cms 04 ноября 2002 г. 20:15

• Это возможно, если выход PLL выводится только на пин, иначе Error: "Input clock pin <name> is assigned to an I/O pin that feeds input clock of ClockLock PLL <name>, which uses clock output port <clk0 or clk1> to feed other clock ports in design. Input clock pin <name> must not clock other logic." — Elektric   (05.11.2002 13:15, пустое)