Отправлено Поручик Киже 14 декабря 2002 г. 10:50

Уважаемый ALL. Я столкнулся со следующей проблемой. Использую Altera EP20K100QC240, у нее есть всего 2 выделенных ноги global clock (и нет PLL). А мне необ. 3 входные тактовые частоты. Причем 3-я, недостающая тактовая частота - самая высокочастотная (1-я - 16МГц, 2-я - 32МГц, 3-я, дополнительная и недостающая - 64МГц). Насколько я понимаю, для правильной разводки тактового сигнала с использованием быстрых линий связи внутри ПЛИС выделенные входные ноги CLK0,1 необ. подключить к примитиву global и разрешить опцию "auto global clock enable". Могу ли я следать следующее?: использовать для ввода 64МГц выделенные выводы DEV_CLR или DEV_OE и далее через global буферы развести их на нужные тактовые входы схемы? Если да, то какие опции транслятора необ. включить/выключить???
Заранее благодарен за ответы.
Киже.

• Если используется... (+) — vosss   (15.12.2002 19:22, 626 байт)
  • Ответ: Возможно ли на вход global подавать сигнал не со входного пина??? — Поручик Киже   (16.12.2002 12:12, 556 байт)
    • Можно заводить внутренний сигнал, только для этого надо не использовать соответствующий глобальный вход (подключается к земле). — vosss   (16.12.2002 15:30, пустое)
      • Имеется в виду Dedicated Input pins. — cdg   (17.12.2002 17:40, пустое)
        • &GLOBAL CLK. — cdg   (17.12.2002 17:41, пустое)
• (+) — cdg   (14.12.2002 12:01, 286 байт)