[an error occurred while processing this directive]
Ответ:
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
|
Отправлено
Alesandro 16 декабря 2002 г. 19:21
В ответ на: Ответ: отправлено
ur3itp 16 декабря 2002 г. 17:47
|
|
|
|
Нет, я имел в виду дать Квартусу развести сам Верилог, минуя Symplify, то есть без промежуточного формирования EDIF - какая при этом частота получится?
Составить ответ
|||
Конференция
|||
Архив
Ответы
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru