[an error occurred while processing this directive]
Знатокам Верилога: В AHDL, при задании параметров модуля разрядность счетчика вычисляю COUNT_WIDTH = ceil(log2(MAX_COUNT)) ; Можно ли что-нибудь подобное в Верилоге?
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)