Отправлено zaychenok 04 января 2003 г. 22:33

У меня маленькая проблемка. Делаю девайс на Stratix EP1S80. Но САПР только QuartusII v2.0, а на v2.2 пока денег нет, но нужно срочно узнать небольшую вещь. В моём девайсе есть узел, выполняющий операцию "аккумулятор" с 52-битными числами. Год назад я её делал на Flex10KA и частота была 50 МГц. Сегодня реализовал на Stratix двумя способами и получил всего 30 МГц. Хотя на Acex и на Apex и на ApexII получал, соответственно, 80, 100 и 128 МГц.
Попробуйте сделать так: поставить сумматор на 52 разряда. Сделать его конвейерным с глубиной 1, т.е. регистр на выходе. И с выхода шину подать на один вход, а на второй вход подать внешнее значение.
Скока МГц получается???
А то у меня подозрения, что мой САПР неправильно обсчитывает задержки в Стратиксе.
Заранее всем благодарен.

• Ответ: Микросхема Stratix EP1S80 имеет 22 аппаратных DSP блока + — iosifk   (05.01.2003 09:33, 390 байт)
  • Ответ: А к чему это Вы??? То что я просил именно так и надо реализовать. — zaychenok   (05.01.2003 16:33, пустое)
• Скачай его сам. Если влом качать, запишу за пиво. А Stratix'ы вы реально используете, или просто академичесий интерес? — Щедрый   (05.01.2003 00:48, пустое)
  • Ответ: В железе пока не юзаем, но очень усердно к этому готовимся(+) — zaychenok   (05.01.2003 16:32, 111 байт)
    • Ответ: Ого сколько пива ?! с)) Хотя EP1S80 кончно интересная игрушка, а позвольте полюбопытствовать, что за проект на который требуеться ТАКАЯ вычислительная мощность ? — Jackal   (05.01.2003 17:22, пустое)
      • Ответ: 15 параллельных устройств, выполняющих операцию "умножение с накоплением" с числами в комплексной форме с плавающей запятой + на каждый из устройств двухпортовая память по 8к — zaychenok   (05.01.2003 18:44, пустое)
      • Ответ: 15 параллельных устройств, выполняющих операцию "умножение с накоплением" с числами в комплексной форме с плавающей запятой + большой на каждый из устройств двухпортовая память по 8к — zaychenok   (05.01.2003 18:44, пустое)