[an error occurred while processing this directive]
Если это CPLD то на входе стоит буфер с двумя выходами: прямым и инверсным. Поэтому /x3 и x3 будут формироваться одновременно. Если это FPGA то, как уже сказали, конструкция разместится в 1 LUT. Или Вы ловите пикосекундные импульсы?
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)