Отправлено Dr.Alex 08 января 2003 г. 10:53

Раньше делал только смешанные проекты - часть на хдл, часть схемно. Теперь решил сделать чисто хдльный прожект, и столкнулся со следующей проблемой. Синтезатор считает клоками некоторые сигналы, которые ими не являются, и требует для них GCLKIOB, чего я ему позволить не могу. Поэтому при попытке лочить этот сигнал на произвольный пин (в ucf файле) PAR выдаёт ошибку. Проблема ещё и в том, что констрейнт едитор недоступен вследствие какой-то бодяги с лицензией для синопсиса. Что прикажете делать?

• открываешь синтезированный edif или что там еще, заменяешь ibufg на ibuf. — vosss   (08.01.2003 16:48, пустое)
  • Это я пробовал - не прокатило.. Мож чего проморгал.. Ещё попробую.. — Dr.Alex   (08.01.2003 17:00, пустое)
• tam est# atribut vot ego nugno signalu prisvoit. Budet davat predupregdenie. — KA   (08.01.2003 11:18, пустое)
  • Чё-то не понял, какой атрибут? Его в ucf прописывать надо? — Dr.Alex   (08.01.2003 14:21, пустое)
    • У Synplify есть атрибут syn_noclockbuf. Поищи что-нибудь похожее в Synopsis'е. — andrew_b   (08.01.2003 14:51, пустое)
    • net v VHDL. — KA   (08.01.2003 14:34, пустое)
      • Всем спасибо. — Dr.Alex   (08.01.2003 15:02, пустое)