[an error occurred while processing this directive]
А в симуляторе работает. И если на A4..A0 задавать жестко (на этапе компилляции), то то же работает.
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
Отправлено
Озадаченный
15 января 2003 г. 17:54
В ответ на:
Крыша едет дальше... Чего-то я не въехал, что нельзя использовать в Xilinx-е такую вещь как SRL16 в качестве делителя частоты в runtime (схема: на вход инверсию выхода, на clk вх. частоту, с выхода деленная частота, на A4..A0 код делителя)? Получается, что код меняю (завел еще на выходные пины), а деление не меняется, остается как при A4..A0 = 0.
отправлено Озадаченный 15 января 2003 г. 17:50
Составить ответ
|||
Конференция
|||
Архив
Ответы
Сори, A3..A0 конечно. Тут еще посмотрел FloorPlanner - все вроде на месте, а то вычитал, что в FPGA express были проблемы. Но я в XST. И еще, вычитал у них на сайте, что динамически длина регистра SRL16 тоже должна переключаться. Так что почему не работает - ума не преложу.
—
Озадаченный
(15.01.2003 19:22,
пустое
)
Да уж, причина ясна. По такой схеме в качестве делителя SRL16 не годится. Так что вопрос закрыт.
—
Озадаченный
(15.01.2003 19:38,
пустое
)
Молодец! Сам начал тред, сам его раскрутил, сам и закончил. Все бы так:-)
—
SAA
(16.01.2003 11:50,
пустое
)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru