Отправлено yes 02 марта 2001 г. 11:38 В ответ на: Небольшое дополнение (+) отправлено AlexP 01 марта 2001 г. 22:01

я в результате своего самообразования пришел к выводу что RTL - это и есть "правильное описание" на языке высокого уровня (регистры и логика между ними)
этот RTL поступает на вход syntesis tool-а, а на выходе имеем gate level

вернее RTL - это концепция разработки, которая может быть реализована и промоделирована с использованием VHDL и средств синтеза

для правильного RTL описанмя нужно знать что помещать в sensitivity list и прочие правила

или я неправ?

• About RTL (+) — AlexP   (02.03.2001 18:55, 233 байт)
  • все-таки не совсем ясно — yes   (05.03.2001 12:28, 219 байт)