[an error occurred while processing this directive]
Ответ: Решил! 2 PLL. На каждую PLL два внешних LVDS - 180-degree, Внутри Cyclone задержка 90-degree между PLL.
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
Отправлено
PicoDev
29 января 2003 г. 02:52
В ответ на:
Помогите синтезировать 100MHz 4 clock outputs 90-degree, using Cyclone
отправлено PicoDev 28 января 2003 г. 07:19
Составить ответ
|||
Конференция
|||
Архив
Ответы
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru