Отправлено ur3itp 29 января 2003 г. 15:40

Дописал sdram контролер(Сlk = 80Mgz) для будущего использования в cyclone, но есть вопросик?
Clk_sdram и синхронизация защелкивания данных? Что будет правильней, использовать глобальную тактовую для синхронизации, выравневая задержки LCELL примитивами. Или использовать PLL камня?
Заранее благодарен.

• Использую глобальную для DDR. PLL и без того задействованы. :) (-) — Alesandro   (29.01.2003 16:30, пустое)
  • То же для SDRAM. PLL снаружи (ICS511). — Victor Yurchenko   (30.01.2003 10:32, пустое)
    • Зарубежные партнеры помогают. — Victor Yurchenko   (03.02.2003 10:49, пустое)
    • А где брались ICS-ки? — ReAl   (31.01.2003 11:58, пустое)