[an error occurred while processing this directive]
|
действительно,на вход подается сигнал = восстановленные PMark и NMark (гарнтированной длительности), объединенные по OR. не вижу ничего крамольного - задача выделения baseline frequency из апериодического сигнала является стандартной как для apll (например теже ИКМ-ы на VCO подают этот сигнал) так и для dpll (руководство к 74ls297).
подтверждено дважды мною - в modelsim и в железе (работает с указанными выше условиями).
т.е. делал так:
с выхода компаратора на одновибратор далее - в dpll. частотой с выхода последнего защелкиваю дату.
или я неправ?
в рекоммендованной Вами книге (от Зелакс) это не паписано?
как по Вашему нужно было делать clock recovery?
еще подозрения (для коментирования)
1. не происходит схождения (не входит в состояние lock) вследствие
малого диапазона захвата /из-иза того, что в устройстве-источнике сигнала, находящемся в режиме синхр от входа, (ситуация когда я не могу синхронизироваться) также работает свой pll/...
2. необходимо было применить dpll более высокого порядка (что всвою очередь снизит диапазон захвата?) ?
E-mail: info@telesys.ru