Отправлено cdg 03 февраля 2003 г. 17:04 В ответ на: HELP PLZ! Кто-нб, как описать ПЗУ с заранее забитыми значениямми на Verilolg-е отправлено sva 03 февраля 2003 г. 16:43

module rom(z,a); output [3:0] z; input [4:0] a; reg [3:0] z;
always @(a) begin case (a) 5'b00000 : z = 4'b0001; 5'b00001 : z = 4'b0010; 5'b00010 : z = 4'b0110; 5'b00011 : z = 4'b1010; 5'b00100 : z = 4'b1000; 5'b00101 : z = 4'b1001; 5'b00110 : z = 4'b0000; 5'b00111 : z = 4'b1110; 5'b01000 : z = 4'b1111; 5'b01001 : z = 4'b1110; 5'b01010 : z = 4'b0001; 5'b01011 : z = 4'b1000; 5'b01100 : z = 4'b1110; 5'b01101 : z = 4'b0011; 5'b01110 : z = 4'b1111; 5'b01111 : z = 4'b1100; 5'b10000 : z = 4'b1000; 5'b10001 : z = 4'b0000; 5'b10010 : z = 4'b0011; default : z = 4'b0111; endcase end endmodule