Отправлено THEOdore 12 февраля 2003 г. 00:43

Развожу проект на EPM7160SLC84-10. Не использовано только два IO вывода. Проект не разводиться. Но не в этом вопрос.
Делаю ASSIGN->EPM7128SLC84-10, и все разводится. Объясните чудо, или, может я - чудак?

• Ответ: Все пустое - я уже несколько раз на теже грабли наступал. Из-за постоянного временного пресса сначала делал плату, а потом пытался назначить пины в МАХ... и ничего хорошего, рутер валится, приходилось отдавать ВСЕ пины как свободные и переделывать плату — Leoyv   (12.02.2003 22:39, пустое)
  • Бывает такое, но только на трудноразводимых проектах (много шин и т.д.). А так у меня всегда назначение пинов диктуется удобством разводки. — Леонид Иванович   (13.02.2003 01:28, пустое)
    • Ответ: Это бывает чаще всего, когда жук используется >90%. Если ресурсов внутри осталось хотя бы 30% - обычно без проблем. — Тумблер   (13.02.2003 11:31, пустое)
• А ноги назначал фиттер или это делалось вручную? — Леонид Иванович   (12.02.2003 13:28, пустое)
• А можно ещё синтызатор другой попробывать иногда помогает. — KA   (12.02.2003 13:08, пустое)
  • В случае только если не с AHDL/схематики. Я ради интереса перегнал AHDL->verilog (проэкт порядочный, еле-еле в 1К50 влезает) и ссинтезил синплифи и леонардой. Ни один из них не дал лучшего результата чем AHDL-компилер максплюса. (оптимизация на area) — SM   (12.02.2003 13:38, пустое)
    • А Вы его как ручками переписали. или какой транслятор использовали. Если транслятор то всё понятно. Если кучками то странно. — KA   (12.02.2003 15:05, пустое)
      • Сначала транслятором - а потом ручками доправлял. Да и транслятор все на редкость аккуратно перевел. — SM   (12.02.2003 15:37, пустое)
• Тоже мне ... чудеса. Не разводится практически потому, что не хватает количества входов в LAB (ну, еще логических экспандеров, возможно). Руками все LCELL распределить нужным образом - разведется. Возни от силы на пару дней. Вот если FLEX или ACEX не разкладывается - это абзац, на разложить руками многие сотни LCELL месяцы уйдут. Там, правда, можно параметры раскладки поварьровать - практически всегда получится. — pogorily   (12.02.2003 12:27, пустое)
  • Так может сразу параметры подергать, чтобы пару месяцев не абзац не раскладывать? — Victor Yurchenko   (12.02.2003 15:06, пустое)
    • Так и делаю, конечно. Порой приходится не один десяток раз компилировать проект. И на временнЫе параметры тоже заметно влияет, макс. рабочая частота (по Timing Analysis) может меняться в полтора раза, а то более. — pogorily   (13.02.2003 13:30, пустое)
• Действительно, чудак. Но нет худа без добра - теперь можно пробовать 7064, потом 32..А вдруг будет еще лучше ?! ;) — Весельчак_У   (12.02.2003 11:31, пустое, картинка)
• Можно ещё попробовать стереть все *.cnf и *.db файлы из директории проекта. Иногда помогает. — vita   (12.02.2003 09:53, пустое)
  • А ещё лучше попробовать отключить Quartus fitter. — vita   (12.02.2003 10:19, пустое)
    • Или наоборот - включить :)))))) — SM   (12.02.2003 11:01, пустое)
• Надо в случайном порядке подергать всякие "ручки управления" типа area<->speed и т.п., или куда нибудь вставить LCELL. И все разведется. У меня такое не впервой, и истинных причиных и/или каких-либо логический объяснений не находится. — SM   (12.02.2003 09:34, пустое)