Отправлено jm 21 февраля 2003 г. 13:29 В ответ на: Проблема с Acex отправлено landr 20 февраля 2003 г. 16:38

к сожалению (?) не работал с altera поэтому ...
в моем проекте :
-были 4 порта с близкими но разними вх частотами (как потенциально привязать их к одной глобальной частоте не ведаю)
-xc2s100 на 70%
-для переноса информации с порта на порт использовал двухпортовую память типа ramb4_s()_s().
пути решения:
1. (самый тупой) xilinx позволяет использовать floorplan (маппинг) и реже guide (трассировка) файлы старых версий имплементации в новых. поэтому при небольших изменениях проекта нужно сориентировть PAR на использование информации о успешно имплементированных версиях (если есть в altera).
*не реализуем при значительных/принципиальных изменениях
2. все дело в клоках - уверен. xilinx позволяет сделать установку, разрешающую/запрещающую replication (дублирование логики при большом кол-ве входов, висящих на сигнале). иногда отключение помогало
*но в основном проблемы были изначально заложены во входном *.edf
3. leonardo позволяет сделать установку max fanout. регулировка этого параметра безусловно оказывает вдияние на успешность имплементации но проблему в корне не решает.
4. вручную ииииследовал как реплицировался (в leonardo) тактовый сигнал записи/чтения в в двухпортовую память (наблюдал 80 входов на клоке). также наблюдал, как вследствие репликации различные биты одного и того-же байта тактировались разными сигналами - самим клоком и его клоном. мах эффекта достигал когда специально программно организовывал клок на группу компонентов, соответствующую определенному уровню/каскаду/level схемы. метод - сдвиг нужной частоты высокой частотой, кратной данной. т.е. вручную реплицировал сигнал тактирования, давал клону новое имя.
*не по теории? -да. но результат был.