[an error occurred while processing this directive]
|
Помогите кто может!Создаю конструкцию c = {a,b} в verilog -е. с - 8-разр, а - 5-разр, b - 3-разр. В Synplify все чудесно, как и должно быть. При импортирорвании в FastChip (лиценз) старшие 3 разр. отбрасываются, при чем без уведомления, или к/л warning-ов.
E-mail: info@telesys.ru