Отправлено AlexK 11 марта 2003 г. 15:13

Пишу на VHDL... Компилирую и симулирую в Квартусе... По программе автомат должен переходить из одного состояния, все условия соблюдаются, а на диаграммах автомат не переходит... Где собока порылась??

• А где исходник ? — bryk   (11.03.2003 16:42, пустое)
  • А вот — AlexK   (11.03.2003 17:55, 282 байт)
    • Список чувствительности процесса проверь — Зок Мёдов   (12.03.2003 17:04, пустое)
    • Ответ: — KA   (11.03.2003 19:30, пустое, ссылка)
    • AND RDEMPTY /= '1' А это у Вас не равно 1 или мой Explorer показывает не так. — KA   (11.03.2003 19:28, пустое)
      • Zanaylo 3 minuti Vi eto imeli v vidu. — KA   (11.03.2003 20:03, 395 байт)
        • Ответ: Не помогло :-( — AlexK   (12.03.2003 09:57, пустое)
      • Да...Не равно 1 — AlexK   (11.03.2003 19:31, пустое)
• Квартус мог соптимизировать автомат, то есть выкинуть его нафиг... (-) — Alesandro   (11.03.2003 16:28, пустое)
  • Автомат он не выкинул.. В том-то все и дело... Просто не переходит... — AlexK   (11.03.2003 17:11, пустое)