А мной получины либы именно для моделирования. А не для синтеза. А приткнуть их не могу. В вериложных-же моделях времянка лажовая - они только для поведенческой симуляции годятся. Экспортировать их никуда и не надо - надо такой симулятор, который их живьем ест. («Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

[an error occurred while processing this directive] А мной получины либы именно для моделирования. А не для синтеза. А приткнуть их не могу. В вериложных-же моделях времянка лажовая - они только для поведенческой симуляции годятся. Экспортировать их никуда и не надо - надо такой симулятор, который их живьем ест.

(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

Отправлено SM 02 апреля 2003 г. 16:24
В ответ на: ну вообщето те lib, которые я имел для моделирования не предназначены и тулза для экспорта не встречал (хотя времянка в библиотеке есть...) отправлено yes 02 апреля 2003 г. 14:24

Составить ответ ||| Конференция ||| Архив

Ответы

чего-то ничего не понял, чего Вы хотита моделировать? — yes (03.04.2003 12:19, 884 байт)
- Ответ: (+) — SM (03.04.2003 13:12, 790 байт)
  - должны быть еще файлы (не верилог!), в которых записаны реальные задержки — yes (04.04.2003 10:24, 434 байт)
Что - никто не знает что-ли? Посмотрите плиз, кто чем пользуется - может где-то можно .lib к проекту цеплять.... — SM (02.04.2003 17:01, пустое)
- к Orcad-у можно попробовать или к MS Visual Studio :) — yes (03.04.2003 12:21, пустое)
  - Хорошо, тогда так поставлю вопрос - еще есть синопсисные .db и .sdb. Может с ними кто-то симулировать умеет? — SM (03.04.2003 13:14, пустое)
    - db даже Ambit не берет (который lib-ы понимает) - db это proprietary, а lib-ы типа стандарта — yes (04.04.2003 10:17, пустое)

Перейти к списку ответов ||| Конференция ||| Архив ||| Главная страница ||| Содержание ||| Без кадра

E-mail: info@telesys.ru

Ответы

Отправка ответа