[an error occurred while processing this directive]
|
|
Имеется исходник xxx.vhd в формате XST VHDL и xxx.ngc. Использую Xilinx Foundation 4.2i. Работаю в Shematic Editor. Создаю Macro Symbol xxx и копирую xxx.ngc в рабочую директорию. Временная симуляция работает, функциональная нет.
При попытке синтезировать xxx.edn с помощью FPGA Express 3.6.1 или Synplify 7.2 вылезают ошибки:
FPGA Express- LUT3 is not declared. (VSS-575) (FPGA-hci-hdlc-unknown) и т.д.
Synplify- @E:"E:\synplicity\Synplify_72\lib\xilinx\unisim.vhd":42:10:42:13|Formal, "init", and actual agree on type but not on size.
ISE 4.2 синтезирует нормально, но выдаёт тот же xxx.ngc, а как получить xxx.edn я не вижу.
Вопрос: как заставить работать функциональную симуляцию в Xilinx Foundation 4.2i ? (или как получить xxx.edn ?)
E-mail: info@telesys.ru