Отправлено Пытливый 14 апреля 2003 г. 13:50

Пишу (на Верилоге) тестбенч для своего проекта. В языке - новичок, учусь на ходу.
В мое устройство заводится шина от микропроцессора (AVR). Тестбенч в том числе изображает из себя запись и чтение по этой шине.
Как можно (при помощи функций?) описать циклы записи и чтения по шине?

• А зачем это как-то описывать хитро? Цепляй на свою шину в тест-бенче модель ОЗУ, ПЗУ и требуемых регистров ввода-вывода. Затем в ПЗУ при помощи $readmemh грузи тест-программу. И вперед, по кочкам. Я так сейчас вовсю RTL для ASIC'а тестю. — SM   (14.04.2003 14:26, пустое)
  • Очевидно, я невнятно объяснил, или чего-то недопонял ... — Пытливый   (14.04.2003 14:37, 568 байт)
    • Это я недопонял - я думал внутри плис ядро АВР реализовано. — SM   (14.04.2003 18:27, пустое)
    • Вот как я делал... — Pashka   (14.04.2003 18:00, 5428 байт)
      • Спасибо! Это именно то, что меня интересовало! — Пытливый   (15.04.2003 17:58, пустое)

E-mail: info@telesys.ru