[an error occurred while processing this directive]
С этим спорить не буду, вот только моделировать по моему крайне сложно. На VHDL у меня есть модель почти полной платы. Проверяются все обратные связи. Симулятор MAXPLUSa это сделать не может. А временная модель создаются очень долго (если используются блоки памяти)
(«Телесистемы»: «Конференция «Программируемые логические схемы и их применение»»)