Наоборот, хорошо, что вмешиваетесь! Ибо согласование волновых, борьба с отражениями на концах линий, безсбойная работа с SDRAM - и есть суть моего вопроса, а вовсе не использование PLL для запитки шарика (specially for SDY!). Так все-таки.... («Телесистемы»: «Конференция «Программируемые логические схемы и их применение»»)

[an error occurred while processing this directive]

Наоборот, хорошо, что вмешиваетесь! Ибо согласование волновых, борьба с отражениями на концах линий, безсбойная работа с SDRAM - и есть суть моего вопроса, а вовсе не использование PLL для запитки шарика (specially for SDY!). Так все-таки....

(«Телесистемы»: «Конференция «Программируемые логические схемы и их применение»»)

Отправлено Поручик Киже 25 апреля 2003 г. 15:20
В ответ на: простите, что вмешиваюсь, но(+) отправлено Димыч 25 апреля 2003 г. 12:42

Или, например, разводка трасс для скоростного LVDS по плате внутри модуля. А особенно - межмодульная связь, когна надо отмоделировать всю цепочку линий + учесть раьемы. Так на какие же проги в итоге надо падать??? Чем разводить, в чем моделировать промежуточную разводку??? PCAD2001??? PowerPCB??? WG2002??? HyperLynx??? неведомый мне (уж извините за темность)PSD14.0??? Или что-то еще другое??? Хотелось бы послушать мнение народа (если, конечно, данная тема ему (народу т.е.) интересна. :-)))

Составить ответ ||| Конференция ||| Архив

Ответы

Hyperlynx — Igor_S (28.04.2003 10:24, 743 байт)
- для 6.1 таблетку не бросите посмотрю что за зверь. — KA (28.04.2003 11:34, пустое)
  - Estj toljko 6.0 na ru_fpga ( Spasibo Igor_K ! ) — Igor_S (28.04.2003 11:53, пустое)
    - а можно точную ссылку. на ru_FPGA — KA (28.04.2003 12:08, пустое)
у нас все запущено(+) — Димыч (25.04.2003 18:51, 654 байт)
Тщательнее бы в терминах, а то кто Вас поймет. — sdy (25.04.2003 15:34, пустое)

Перейти к списку ответов ||| Конференция ||| Архив ||| Главная страница ||| Содержание

E-mail: info@telesys.ru

Ответы

Отправка ответа