[an error occurred while processing this directive]
Ответ: Муксеры 4хЕ1 в Е2 проще делать на сбис от intel sxt6234, которая сразу реализует мультиплексирование/демультиплексирование, позволяя выбирать тип стаффинга. Что до интерфейсов Е1: потребуется ~100 тыс system gates только для 32 фреймеров с учетом логики управления и др. - fpga на 150-200 тыс ($26-$37 для Xilinx ) в случаяе использования заводских приемопередатчиков.если же и приемопередатчик (а именно data/clock recovery, jitter attenuator, ami coder/decoder, hdb3 coder/decoder) перенести в fpga то затраты gates на 1 порт возрастут ~в 3 раза. в итоге 3 кристалла указанного объема либо один на пол-лимона gates, относящийся к другой ценовой категории (раз в 5 дороже)...
(«Телесистемы»: «Конференция «Программируемые логические схемы и их применение»»)

миниатюрный аудио-видеорекордер mAVR

Отправлено jm 29 апреля 2003 г. 15:04
В ответ на: В какие затраты (денег токо на чип и какой примерно чип фпга) впишутся 32 дуплексных е1 (нужен полный трансивер)? А LIU ведь в фпга сделать нельзя или тоже можно (ну не понимаю я чего то как форму ипульса корректировать, если это воще надо)? На выходе нужен mux 8 по 8Мбит/с. отправлено sdy 29 апреля 2003 г. 02:25

к тому следует прибавить затраты на разработку фреймера - 1-2мес*чел или обращайтесь на имейл
grey76@talk21.com

Составить ответ ||| Конференция ||| Архив

Ответы


Отправка ответа

Имя (обязательно): 
Пароль: 
E-mail: 

Тема (обязательно):
Сообщение:

Ссылка на URL: 
Название ссылки: 

URL изображения: 


Перейти к списку ответов ||| Конференция ||| Архив ||| Главная страница ||| Содержание

E-mail: info@telesys.ru