[an error occurred while processing this directive]
расширение в проекте файла сделали? там в хелпе все написано как что транслировать
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
Отправлено
net
28 мая 2003 г. 12:55
В ответ на:
To NET.
отправлено Ю 28 мая 2003 г. 12:28
Составить ответ
|||
Конференция
|||
Архив
Ответы
Все равно подскажите, пжл?
—
Ю
(28.05.2003 13:16, 1456 байт)
файл с тектом расширение правильно задали
—
net
(28.05.2003 14:08,
пустое
)
Брал разархивированные файлы с расширением .v.
—
Ю
(28.05.2003 14:18, 47 байт)
нет все правильно - не знаю что не работает - надо смотреть так по телефону тяжело
—
net
(28.05.2003 14:30,
пустое
)
Последний вопрос...
—
Ю
(28.05.2003 14:40, 108 байт)
я же сказал что я это не пробовал и не знаю что это такое - у нас совсем другое устройство - работает с видео матрицей и отдает данные в PC по usb 2 - вот и все ;-)
—
net
(28.05.2003 14:43,
пустое
)
А я понял, что именно с этим OPENCORE. Да уж...
—
Ю
(28.05.2003 14:59,
пустое
)
а у вас лицензия на верилог стоит? а то может в этом дело?
—
net
(28.05.2003 15:17,
пустое
)
Да вроде этот крэк все делает доступным, в том числе и Verilog.
—
Ю
(28.05.2003 16:22, 127 байт)
В Квартусе и Максе ограниченный Верилог, некоторые конструкции просто не синтезируются, возьмите другой синтезатор и не мучайтесь.
—
cdg
(28.05.2003 16:35,
пустое
)
Я уже это понял. Спасибо.
—
Ю
(28.05.2003 18:31,
пустое
)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru