Допустим запимали на входе байт. Если тут же прочитаем - его там не будет - он еще не "дошел" до выхода. Так сколько тактов частоты должно пройти, чтобы мы при чтении увидели этот байт? Т.е. чтоб ФИФО работал корректно? («Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

[an error occurred while processing this directive] Допустим запимали на входе байт. Если тут же прочитаем - его там не будет - он еще не "дошел" до выхода. Так сколько тактов частоты должно пройти, чтобы мы при чтении увидели этот байт? Т.е. чтоб ФИФО работал корректно?

(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

Отправлено Jolik 11 августа 2003 г. 02:41
В ответ на: CRC есть. Причем достаточно надежное. Тактов лишних между сигналами для FIFO не надо. Надо непрерывный клок. Так как данные со входа фифо до выхода могут идти больше 1 такта (конвейеризация, особенно в dcfifo). Но как и запись, так и чтение - допустимы одновременно и каждый такт. отправлено SM 10 августа 2003 г. 21:01

Составить ответ ||| Конференция ||| Архив

Ответы

Ответ: (+) — SM (11.08.2003 08:58, 2207 байт)
- Спасибо! — Jolik (11.08.2003 10:25, пустое)
  - надо сказать что CRC не шибко там надежно - оно работет только по данным - а первая часть где все определяется никак не контролируется — net (11.08.2003 19:58, пустое)
    - Это да. Докучи можно FF'чиков поурезать - и все равно грузится, докучи и работает :) — SM (11.08.2003 20:57, пустое)
      - зато если сделать проект на эту микросхему но с другим количеством ног то грузится - только не помню работает или нет ;-) — net (12.08.2003 10:14, пустое)

Перейти к списку ответов ||| Конференция ||| Архив ||| Главная страница ||| Содержание ||| Без кадра

E-mail: info@telesys.ru

Ответы

Отправка ответа