[an error occurred while processing this directive]
С тем как записать на VHDL, вопросов нет, и я не сомневаюсь, что в реале на кристалле всё будет работать. Вопрос в том, что в доке на CPLD пишут о D-триггере, а выделение clk'event можно сделать только на Master-Slave структуре, а это требует 2 D-триггера синхронизируемых взаимно-инверсно. Посмотрите эту мысль внутри моего 1 поста....
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
info@telesys.ru
