[an error occurred while processing this directive]
Задержки на глобальной шине в SpartanIIE . Timing analyzer говорит ~5ns от глобального буфера (BUFG) до какого-то FF . Это нормально или как?
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
Отправлено
ilya79
22 августа 2003 г. 00:25
Составить ответ
|||
Конференция
|||
Архив
Ответы
Смотря на какой вход, если на CLK, то не нормально. А лучше посмотреть в FPGA editor-e реальный путь прохождения сигнала.
—
Slavko
(22.08.2003 10:32,
пустое
)
Ответ: Точно, вход BX а не clk . Спасибо.
—
ilya79
(22.08.2003 21:20,
пустое
)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru