Отправлено ur3itp 25 августа 2003 г. 14:16

Pls советом,
Синтез и реализацию устанавливаю квартус, установив .vo и .sdo выбираю временной анализ и получаю огромное количество ошибок
пример ( Fatal Error: ELAB2_0036 Unresolved hierarchical reference to "temp_ram_rtl_0|ram_block[0][7]~I.port_a_byte_enable_clock" from module "fnand_tb.UUT")
В чем кривость?
(modelsim работает с .vo и .sdo, но ужасно не удобно)