Теперь дошло. И никак не выходит сделать такой синтез (ручками, LCELL'ами и прочим), что-бы от внешнего сигнала до входа триггера trdy было не больше 1-2 LUT? («Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

[an error occurred while processing this directive] Теперь дошло. И никак не выходит сделать такой синтез (ручками, LCELL'ами и прочим), что-бы от внешнего сигнала до входа триггера trdy было не больше 1-2 LUT?

(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

Отправлено SМ 18 сентября 2003 г. 16:01
В ответ на: Правильно ... а ЛОГИКА этого выходного сигнала (тригера) управляется входным сигналом, для которого нормировано Tsu отправлено Gunner 18 сентября 2003 г. 15:47

Составить ответ ||| Конференция ||| Архив

Ответы

Потратил очень много времени проводя рефакторизацию вручную, расставляя lcell и cascade - времянка улучшается, но совсем не всегда удается добиться нужного результата(в этом смысле CLB Xilinx гораздо мощнее LUT Altera). — _aquarius_ (18.09.2003 16:14, пустое)
По крайней мере для par я точно помню - сам эту XOR'илку разбивал на запчасти. — SМ (18.09.2003 16:10, пустое)
- И вообще -3 это впритык. — SМ (18.09.2003 16:20, пустое)
  - Конечно. Но для PCI 66 тогда что не в притык? — _aquarius_ (18.09.2003 16:37, пустое)
    - апексы наверное всякие там медные.... — SМ (18.09.2003 17:13, пустое)
      - Мож циклоны - про них не в курсе пока, не имел. И хилинксы. — SМ   (18.09.2003 17:13, пустое)
        
        Тем не менее начиная с FLEX10K в доке гордо реет надпись: PCI 66 compliant. — _aquarius_   (18.09.2003 17:17, пустое)
        
        Хрен его знает - может -1 и совместимы.... Просто мне это не было нужно. — SМ   (18.09.2003 18:14, пустое)

Перейти к списку ответов ||| Конференция ||| Архив ||| Главная страница ||| Содержание ||| Без кадра

E-mail: info@telesys.ru

Ответы

Отправка ответа