Отправлено vitA 09 мая 2001 г. 12:36 В ответ на: Конфигурирвание ACEX1K. Непонятки со схемами. отправлено Jony 09 мая 2001 г. 11:45

Sposob, opisannii na str. 56 (Fig.30) ispol'zuiu davno, vse OK. A v note 9
imelos' vvidu sled: Zagrujat' FPGA mojno cherez ByteBlaster ILI ot EPC, esli ot ByteBlaster , to neobhodimo FIZICHESKI otkluchit' EPC,
esli ot EPC, to neobhodimo FIZICHESKI otkluchit' ByteBlaster.
S fig. 29 opita net.

• Ответ: Это понятно,что отключать нужно физически. После этого становится... — Jony   (10.05.2001 12:06, 110 байт)
  • Etot variant (Figure 29) ne proboval, dumaiu EPC2 tut v roli bufera — vitA   (10.05.2001 13:04, пустое)
    • Ответ: Спасибо. Теперь понятно. ДЛя начала последую твоему опыту, попробую схему Fig.30 — Jony   (10.05.2001 13:09, пустое)
      • Uspehov — vitA   (10.05.2001 13:28, пустое)