Отправлено Незнаев 24 сентября 2003 г. 14:23

Был проект, который нормально работал с внешней ZBT памятью. Туда просто буферировались отсчеты АЦП, которые потом читались в процессор TMS320C6711. Но быстродействия проца не хватило, поэтому возникла необходимость часть алгоритма перенести в матрицу (фильтр). Поэтому отказался от внешней памяти (т.к. для фильтра нужна двухпортовка) и использовал внутреннюю. Отладил фильтр в симуляторе. Собираю проект - куча временных ошибок, большой (десятки тысяч) project score (в старом проекте 309) и большой (десятки тысяч) timing score (в старом проекте был 0). "Многозаходный" PAR не сильно выручил (в старом им вообще не пользовался). Потом решил "облегчить" проект и выкинул из него фильтр, оставив только буферирование во внутреннюю память. Особых улучшений не увидел, что и странно.
Проект занимает всего порядка 35% матрицы по ячейкам, вся внутренняя память. Синтез XST verilog. Тактовая частота (макс.) отсчетов - 80 МГц.

Как действовать дальше? Куда копать? Что присоветуете?

• Ответ: А временные ограничения-то присутствуют? И какие? — Осведомлённый   (24.09.2003 14:42, пустое)
  • Входная частота + те, что он сам сгенерил из нее + от АЦП (данные) до триггеров. — Незнаев   (24.09.2003 14:58, пустое)
    • Ответ: Какой constrain всё-таки, PERIOD, FROM:TO или что? Проект из-за неправильных времянок и поплывёт — Осведомлённый   (25.09.2003 11:09, пустое)
      • Данные с АЦП в FF - FROM:TO, тактовые (две) - PERIOD, медленные цепи - USELOWSKEWLINES (+) — Незнаев   (25.09.2003 18:47, 543 байт)
        • Ответ: Да вроде всё грамотно(+) — Осведомлённый   (26.09.2003 09:05, 347 байт)
• добавить тригеры в "не уложившиеся цепи" — keyru   (24.09.2003 14:40, пустое)
  • Не понял, это как? — Незнаев   (24.09.2003 14:58, пустое)