Отправлено dsmv 01 октября 2003 г. 15:16 В ответ на: Ответ: Попробуйте (+) отправлено Осведомлённый 01 октября 2003 г. 12:48

После установки атрибута NOOPT все три буфера остались в проекте
Вот пример кода:

attribute noopt : boolean;
attribute noopt of xclk0 : label is TRUE;
attribute noopt of xclk1 : label is TRUE;
attribute noopt of xclk2 : label is TRUE;

Вот только его в документации нет, есть только на сайте Xilinx

Кстати, а чём смысл компонента FMAP? Как он работает?

• Ответ: FMAP - это LUT Xilinx 4x1, каждый инвертор запакуется в свой отдельный LUT — Осведомлённый   (01.10.2003 17:40, пустое)
  • Т.е. я правильно понимаю: если параллельно некой схеме подключить FMAP, то он её разведёт в одной ячейке LUT? Соответсвенно появляется возможность управлять разбиением по ячейкам LUT? — dsmv   (02.10.2003 13:07, пустое)
• В Constraints Guide 5-ой версии не нашёл такого атрибута. Как выглядит тот фрагмент в железе? — zlyh   (01.10.2003 17:02, пустое)
  • Его там нет, я нашёл по ссылке. Этот атрибут добавляю в исходный VHDL код, пример приведён выше. — dsmv   (01.10.2003 18:50, пустое, ссылка)
    • Этот атрибут для синтезёра. Синтезёр не будет оптимизить, верю. Я говорю что Хилинх тоже делает оптимизацию. И спрашиваю что будет в разведённом проекте если его посмотреть FPGA Editor-ом? — zlyh   (02.10.2003 10:22, пустое)
      • Получилось именно то, что и нужно, сигнал проходит последовательно через три буфера. В результате получился сдвиг около 5 ns. — dsmv   (02.10.2003 13:05, пустое)