Отправлено _aquarius_ 04 октября 2003 г. 11:51 В ответ на: Проблема: (+)Программирую Cyclone EP1C6 по passive serial. отправлено PicoDev 04 октября 2003 г. 09:09

Последние примерно 90~140 бит прошивки являются стаффингом: это позволяет делать простые загрузчики
FPGA, загружающие такую прошивку и сразу же получающие флаг успешной загрузки (nSTATUS), так как после загрузки
FPGA необходимы эти 90~140 тактов DCLK для инициализации.
Таким образом последние несколько бит на качество прошивки не влияют.

Правильность прошивки определяется не CONF_DONE, а nSTATUS - почитайте Application Note #116.

Ищите ошибку в другом. Удачи.

• Ответ: To что последние биты не влияют я могу согласиться, но...(+) — PicoDev   (05.10.2003 04:03, 314 байт)
  • А ты попробуй поменять хотя бы один бит в середине данных — vmp   (06.10.2003 09:35, 161 байт)
    • Ответ: Спасибо, конечно попробую, но я бы хотел иметь инженерную информацию. Жду ответа от Альтера. — PicoDev   (06.10.2003 10:19, пустое)
      • Прочитай раздел Configuration Reliability в Cyclone device handbook — vmp   (06.10.2003 10:28, 466 байт)
        • Ответ: Вы правы, что-то в этом роде. Последние 36 байт не влияют вообще. CRC работает. По-прежнему жду инженерной информации. — PicoDev   (07.10.2003 01:40, пустое)
          • Если будет ответ - поделитесь пожалуйста. — vmp   (07.10.2003 09:19, пустое)