[an error occurred while processing this directive]
Ответ: Я придерживаюсь правила- иметь резерв свободных выводов и ресурсов матрицы, т. е. не надо экономить эти 4 вывода...
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
Отправлено
АлГа
07 октября 2003 г. 18:56
В ответ на:
Собрал проект на Xilinx XPLA3. Решил совместить пины JTAG с I/O и так получилось, что на пин JTAG TDO попал порт c "Input" (+)
отправлено Olxx 07 октября 2003 г. 10:35
Составить ответ
|||
Конференция
|||
Архив
Ответы
Да я бы и рад все переделать на обычные пины, так плата уже через неделю будет готова. Я перерыл весь сайт Xilinx - утверждают, что все должно работать. Похоже это таки глюки первого сервис-пака для ISE6.1. По крайней мере "Exhaustive Fit Mode" в нем вообще не работает. Завтра буду откатываться на ISE5.2+SP3.
—
Olxx
(08.10.2003 04:34,
пустое
)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru