Отправлено -Я- 14 октября 2003 г. 12:31

Я пользуюсь визардом...
При этом в папке проекта создается куча файлов, файл *.rpt занимает 300кБт!!! Процедуры компилер и фиттер занимают основное время!

Никто не ответил про LCELL, возможно их раставлять автоматом? в настройках компилятора и в глобальных опциях что-то есть, а что не понятно

Шины. рег. 74374b. входы-выходы изображены как ШИНЫ [8..1], а я подкл. ШИНУ [7..0], как она узнает что седьмой нужно к восьмому итд.

Можно ли как нибудь в асинхронном выделителе фронта (НЕ , 2И-НЕ) использовать элемент задержки? как он зовется?

Как делать функциональные блоки? если их делать, я бы все из примитивов нарисовал и не мучился не 74 серией, не с шинами, не с визардом

Посоветуйте литературу. Английский у меня со словарем. А хелп МАХса весь на всплывающих подсказках, переводить совершенно не возможно!

• http://telesys.ru/wwwboards/fpga/84/messages/30520.shtml

• Ответ: У меня есть требуемые примеры из примитивов и с иерархией. — murid0   (14.10.2003 13:44, пустое, картинка)
• ШИНЫ [8..1], подкл. ШИНУ [7..0], podkljuchut pravil'no Zhil u tebja 8. U tebja est' simuljator sdelay nemnogo, posmotri. I tak dalee — KA   (14.10.2003 12:59, пустое)
• Так чего нам непонятно? — _aquarius_   (14.10.2003 12:43, пустое)