Отправлено Jolik 16 октября 2003 г. 02:43

есть tdf файл в нем описаны:
A[7..0] : OUTPUT;
B[7..0] : BIDIR;

к BIDIR подключен еще выход TRI примитива.
в итоге если сделать A[] = B[]; и на В.I в симуляторе подать данные то сигналы на А не попадают (Z состояние) а если сделать так
FOR i IN 0 TO 7 GENERATE
A[i] = LCELL(B[i]);
END GENERATE;
то А повторяет все что на В ???

Если так и должно быть - объясните, плиз, физический смысл.И почему компилер не выдает предупреждения?

Спасибо!

• Было когда-то такое (+) — Gunner   (16.10.2003 12:46, 146 байт)
  • Ответ: — SAZH   (16.10.2003 14:54, 47 байт)
    • Я воспользовался LCELL, а вообще я отлаживал отдельный блок ... поэтому, когда собрал все до кучи, выходы этого блока на внешние пины выводить не надо было — univ   (16.10.2003 17:55, пустое)
  • Ответ: Это был мудрый компилятор в отличие от писателя. — murid0   (16.10.2003 13:53, пустое)
• A dlja kakoy serii? — KA   (16.10.2003 11:20, пустое)
  • ACEX 1K10 - а это принципиально? — Jolik   (16.10.2003 11:30, пустое)
    • problema chto ne vse Chips ponimajut TRI in Chip — KA   (16.10.2003 12:29, пустое)