[an error occurred while processing this directive]
Ответ: любой пакет проектирования на ПЛИС поддерживает иерархию. Так что если чего-то нет в готовых параметризируемых функциях, можно собрать из нескольких. Сквозной умножитель на 36 разрядов будет работать ориентировочно на частоте не более 10 МГц. А собранный по PIPILINE структуре, думаю может и до 200.
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
миниатюрный аудио-видеорекордер mAVR

Отправлено murid0 18 октября 2003 г. 10:14
В ответ на: Господа объясните пожалуйста еще не имею прогу но хотел бы знать в ISE 6.1 можно слепить умножитель 36х36 и как это отразится на его быстродействии а то в доках что-то непонятно Заранее спасибо. отправлено discreet 17 октября 2003 г. 13:48


Составить ответ  |||  Конференция  |||  Архив

Ответы

Отправка ответа

Имя (обязательно): 
Пароль: 
E-mail: 

Тема (обязательно):
Сообщение:

Ссылка на URL: 
Название ссылки: 

URL изображения: 

Перейти к списку ответов  |||  Конференция  |||  Архив  |||  Главная страница  |||  Содержание  |||  Без кадра

E-mail: info@telesys.ru