Отправлено AlexP 11 июня 2001 г. 18:50 В ответ на: Пишущим на VHDL/Verilog(+) отправлено Malyan 10 июня 2001 г. 01:54

Я работал почти со всеми известными пакетами
- MAX
- FPGA compiler
- Leonardo
- Synplify
- Xilinx Foundation (Alliance)
- ModelSim
- Renoir
- ViewLogic(for FPGA)
- Active HDL
- OrCAD
В итоге мы сейчас имеем
- ModelSim, Leonardo - эти пакеты были приобретены еще до меня
- Synplify, ActiveHDL - смог сломать начальство приобрести
- MAX, Xilinx Alliance - только для routing
Коротко о каждом:
MAX - хороших впечатлений не оставил, много bags, simulation желает иметь лучшего, VHDL compiler просто примитив, даже P&R бывало давал невообразимые ошибки. Портит все представление о собственно Altera FPGAs.
FPGA compiler - Просто и сердито. Без особых примочек, но работает четко - что положено, то и делает.
Leonardo - первое впечатление - что-то крутое, но по мере работы вся эта крутизна обернулась одними проблемами. Оптимизация - одни обещания, GUI - хоть вообще не пользуйся, половину работы приходится делать в command line. Звонишь в компанию - "мы над этим будем работать, у нас это не предусмотрено" и весь ответ, а мы им за каждый license по $7К в год отваливаем. Такое впечатление что они все эти bags творят, чтобы без работы не остаться.
Synplify - Наивысший балл, но дорогой, зараза. Слабоват Help и Schematic Viewer, но приспособиться можно. Некоторые bags для cross references.
Xilinx Alliance - особых замечаний нет, может что-то бы и хотелось, но в общем все делает.
ModelSim - год-два назад был пожалуй недосягаем. Не очень дружественный интерфейс, неудобная работа с библиотеками, HDL editor не тянет быть таковым. Правда не надо забывать, что этот пакет создан в первую очередь для ASIC Verification (это совершенно отдельное направление в Semiconductor Industry). Для FPGA design не очень годится.
Renoir - дорогая, излишне навороченная примочка к ModelSim, Leonardo. Попытка слепить что-то приемлемое к FPGA. Больше напоминает красивую бесполезную игрушку. Очень сомневаюсь, что кроме HDL редактора кто-то часто будет пользоваться другими побрякушками.
ViewLogic, OrCAD опускаю. Только попытки объединить board/FPGA design.
ActiveHDL - Пожалую лучший пакет для FPGA design flow/simulation. Сочетает простоту, удобство пользования, прекрасный Help. Для любителей схем почти все возможности. Есть проблемы с HDL-diagram convertor, берет только блочную структуру. Встречался с их некоторыми представителями, ребята без лишних амбиций, знают что хотят, оставили хорошее впечатление.

• Ответ: — John   (27.04.2004 03:30, 87 байт, ссылка)
• Ответ: Ну я тоже не согласен насчет MAX+plus II. Супер-программа! Насчет багов: Начиная с версии 6.01 (была такая) ничего не обнаружил, кроме ошибки программироания 70ххS в версии 9.0 — IC_Master   (12.06.2001 17:06, пустое)
  • Да,но на больших проэктах иногда начинает глючить(+) — Malyan   (13.06.2001 01:36, 443 байт)
    • Ответ: Причина не в этом !... — IC_Master   (13.06.2001 20:43, 1212 байт)
      • Прошу тоже меня понять:))(+) — Malyan   (14.06.2001 00:18, 345 байт)
• Ну насчет MAX+PLUS II я не согласен, а с остальным - да! Особенно рекомендую Synplify — Victor   (12.06.2001 09:23, пустое)
• Большое спасибо за ответ.Но теперь главный для меня вопрос(+) — Malyan   (12.06.2001 02:02, 332 байт)
  • Vse LPM mojno bez truda podkluchit' v VHDL/Verilog kod i v Max i v Synlpfy — vitA   (12.06.2001 12:54, пустое)
    • Да понятно,что можно.Но тогда VHDL код уже привязан к Альтере. — Malyan   (13.06.2001 01:11, пустое)
• Hot' i ne ia sprashival, no prekloniaiu koleni :-). Otlichnii obzor! Spasibo — vitA   (11.06.2001 20:09, пустое)