Отправлено Андрей Пр. 17 ноября 2003 г. 17:23 В ответ на: Ответ: Спасибо попробую посмотреть, я правда пишу на VHDL а Verilog практически не знаю... отправлено Apast 17 ноября 2003 г. 15:45

Поэтому и хотел, чтобы мне кто-нибудь красиво разделил шину порта две (на ввод и на вывод). Шину данных-то я разделил по аналогии...