Отправлено yes 08 декабря 2003 г. 13:47 В ответ на: Ответ: (+) отправлено SМ 08 декабря 2003 г. 13:21

вижу два утверждения
1) для отдельно взятой цепи, к которой может быть подключено несколько входов задержка (емкость) не зависит от состояния PIP-ов (ключей из конфиг памяти) - т.е. не зависит от числа входов подключенных к цепи?
(я недостаточно знаю background ПЛИС, чтобы самому найти правильный ответ)

2) (что вобщем-то следствие 1) ) задержка в цепи зависит только от количества "сегментов" (предопределенных цепей в ПЛИС) соединяющих вход с выходом. т.е. если отбросить все остальные ветки дерева fanout (отключить все остальные входы) - то задержка не изменится

то есть единственно что влияет на задержку - это "расстояние" от входа до выхода.

но по результатам STA и editor-у (там смотрю положения ячеек) - вижу разницу в задержке при разном fanout, но приблизительно одинаковом положении ячейки (шина данных (fanout 30) и управление (fanout 1) )
как это понять?

• Ответ: (+) — SМ   (08.12.2003 14:08, 1500 байт)
  • В Хилинхе в общем тоже самое. — zlyh   (08.12.2003 14:40, 272 байт)
  • Да, обычно структура интерконнектов бывает расписана в даташите... Конечно без подробных емкостей, но что-то понять можно... — SМ   (08.12.2003 14:22, пустое)