[an error occurred while processing this directive]
|
для производства АЗИКов имеет смысл, так как на мануфактурах используют VerilogXL
для него же и всякие скрипты для генерации патернов для тестового оборудования
по скорости сравнить не могу, так как одновременно с одним проектом и на одном компьютере не работал
NCVerilog - наверняка сильно быстрее Modelsim-a
а VerilogXL может даже и помедленнее будет
на линуксе с двухпроцессорной мамкой очень хорошо работало
есть среда (картинки и кнопочки), но я ей не пользовался
глюки там тоже бывают (можно получить разный результат для NC и XL)
есть еще версия desctop Verilog - то ли для бедных, то ли под виндовз - не пользовал, вроде ее ориентирует каденс для плис
E-mail: info@telesys.ru