Отправлено NTPQA 29 апреля 2005 г. 10:25

У меня два "устройства" работающие синфазно, но на разных частотах, 24 MHz и 12MHz. У одного цикл работы с памятью чтение-запись(24MHz) у второго только чтение(12MHz), к сожалению с разных адресов.
И всё это обращается к SDRAM. Посоветуйте информацию о построении контроллера разделяемой SDRAM. Спасибо.

• Нужен один контроллер на бОльшую частоту. Вот он и должен обеспечивать доступ то к одним адресам, то к другим.(+) — Gorby   (29.04.2005 12:06, 196 байт)
  • Ваша интуиция Вас не подводит — NTPQA   (29.04.2005 12:46, 180 байт)
    • Я бы сделал SDRAM память на 80-100 МГц и каждому процессу - FIFO — Gorby   (29.04.2005 13:31, пустое)
      • Спасибо, значит я на правильном пути — NTPQA   (29.04.2005 14:14, пустое)