|
|
имеем проц (ДСП) и оперативку SRAM в связке, ко второй необходима навесная логика, вопрос в том есть ли критерии где располагать эту логику, вблизи проца или непосредственно у памяти ?? все эти линии CMOS.
Где про это можно пичитать и чем руководствоваться при разводке ??
на первый взгляд без разницы///
еще примерно по той же теме, в схеме один кварцевый генератор, от него через буфер тактируется и другая мс. соответственно буфер ставится вблизи генератора ??
E-mail: 
info@telesys.ru
