|
|
Т.е. есть чип в BGA на верхнем уровне. Делаю Fanout's. Например, так:
unit mil
grid via 1
grid wire 1
set diagonal_mode on
select via via4
rule PCB (clearance 5)
rule PCB (width 5)
define (class POWER_class (add_net VCC_3.3 VCC_5 VCC_CORE VCC_VTT VCCM))
define (class POWER_class (add_net GND))
rule class POWER_class (width 10)
select comp U22 U23
fanout 5 (pin_type all)(location inside)(via_share off)(max_len 50)
В результате контактные площадки для Fanout's появляются на всех слоях. Но мне нужно сделать так, чтобы контактные площадки для них присутствовали на всех уровнях, кроме нижнего, т.к. под чипом будут тоже монтироваться компоненты. Как достичь такого результата ?
|
|
E-mail: 
info@telesys.ru
