Отправлено AD 13 сентября 2006 г. 12:34 В ответ на: Вот какой хитрый вопрос , во время прямого доступа к памяти в AT91SAM7S, ядро простаивает или же мастера на шине чередуются чередуются? Атмел нагло об этом умалчивает! отправлено <font color=gray>SVV</font> 13 сентября 2006 г. 11:21

The Memory Controller has a simple, hard-wired priority bus arbiter that gives the control of the bus to one of the three masters. The EMAC has the highest priority; the Peripheral DMA Controller has the medium priority; the ARM processor has the lowest one.

В sam7s emac отсутствует, естессно, остальное так же.