Отправлено Artem-1.6E-19 13 октября 2006 г. 14:09 В ответ на: это только "кажись" отправлено ы 13 октября 2006 г. 13:49

SPI Clock Counter Register (S0SPCCR - 0xE002000C, S1SPCCR - 0xE003000C)
This register controls the frequency of a master’s SCK. The register indicates the number of pclk cycles that make up an SPI
clock. The value of this register must always be an even number. As a result, bit 0 must always be 0. The value of the register
must also always be greater than or equal to 8. Violations of this can result in unpredictable behavior.

• на SSP1 это 30 МГц при 60 sys_clk — ы   (13.10.2006 14:10 80.92.98.211, пустое)
  • Ответ: The value of the register must also always be greater than or equal to 8. Ы? — Artem-1.6E-19   (13.10.2006 14:17 85.90.203.35, пустое)
    • блин, у него есть SSP0 и SSP1 у SSP0 макс это 7.5 у SSP1 макс 30 ферштейн? — ы   (13.10.2006 14:22 80.92.98.211, пустое)
      • Ответ: фтопку. — Artem-1.6E-19   (13.10.2006 14:37 85.90.203.35, пустое)
        • Типичный ответ когда кончаются аргументы.... — †   (13.10.2006 14:41 81.23.109.150, пустое)
  • + 8 frame fifo — ы   (13.10.2006 14:13 80.92.98.211, пустое)