Отправлено oldboy 29 октября 2006 г. 17:23 В ответ на: а вам вообще знакомы такие понятия, как синхронный и асинхронный счетчик? а что ж так мало - 250 МГц, почему бы не 1 ГГц, это ж кусок железа? отправлено Гамма СПб 29 октября 2006 г. 17:11

Похоже без обоснования своего предположения никак. Значит почему я решил, что это возможно.
"Enabling and disabling of the clock input must be done when T1/T0 has been stable for at least one system clock cycle, otherwise it is a risk that a false Timer/Counter clock pulse is generated."
Тогда при частоте в 6 раз превышающей IO clk, это будет вполне закономерное явления. Разве такого нельзя предположить. Отсюда и родился вопрос, за который вы меня назвали ламером.
Поверьте мне запись fExtClk < fclk_I/O/2 примелькалась за последние 2 дня при поиске решения.

• Вот тупой, а? Вход счетчика СИНХРОННЫЙ, т.е. стробируется от I/Oclk, поэтому частота на его входе НИКОГДА не превысит I/Oclk, хоть тресни — =AVR=   (29.10.2006 17:32 80.92.96.19, пустое)