Отправлено IgorK 15 января 2002 г. 03:07 В ответ на: Ответ: Это понятно, что правильнее говорить о пропускной способности, задача стоит о АЦПировании на вышеуказанных частотах и записи результата в буфер, что предполагает быстрое ОЗУ, с последующим медленным чтением. АЦП на частоты до 1.2ГГц есть (по крайней мере в каталогах), а вот с памятью - напряг, остаётся только делать многобанковую архитектуру и писать со сдвигом по времени в каждый банк. А разводить платы под такие частоты - это уже второй вопрос (который в процессе разработки естественно станет первым). Ну, может есть еще соображения? отправлено SERGO 14 января 2002 г. 23:53

Выход у такого АЦП однозначно должен быть дифференциальный - ECL/PECL (см. MAX104 от Maxim). Пример однократного распараллеливания такого выхода - в ссылке на стр. 9:

http://www.intersil.com/data/AN/AN9/AN9214/AN9214.pdf
ECL-буферы есть у того же Maxim-а. Далее, по моему мнению, должна стоять FPGA c очень быстродействующими I/O's (если Altera, то APEX20KE, 20KC, APEX II). В FPGA происходит основное распараллеливание до получения разумного (в рассуждении частоты) потока. Далее (в зависимости от требуемого объема), видимо, SSRAM или SDRAM.
Но поскольку о проекте я ничего не знаю, все это лишь приблизительные рассуждения.

• Ответ: Всем -СПАСИБО!!! Помогли в обдумывании концепции! — SERGO   (15.01.2002 23:20, пустое)